Unit Penjumlah, Pengurang dan Pengali 8 Bit Berbasis FPGA

Abstract

FPGA {Field Programmable Gate Array) adalah suatu piranti yang berguna untuk merancang berbagai aplikasi dengan memanfaatkan gerbang logika dasar dan mengujinya sebelum diproduksi. Bahasa yang digunakan adalah VHDL (VHSIC Hardware description language); VHSIC singkatan dari Very High Speed Integrated C/wtuY.Tujuan dari skripsi ini adalah merancang suatu kalkulator sederthana sebagai alat kalkulasi yang dapat digunakan sesuai dengan kebutuhan. Sistem kerja alat ini adalah bilangan Adan bilangan Byang menipakan masukan dari keypad ekstenial yang dirancang khusus. Pilihan kalkulasi dilakukan dengan menekan salah satu tombol yang terdapat pada keypad. Operasi dalam alat ini meliputi operasi penjumlahan, pengurangan dan perkalian. Hasil dari operasi di dalam FPGA masih berupa bilangan heksadesimal. Untuk itu hasil kalkulasi akan dikodekan twerlebih dahulu dan ditampilkan dalamtampilan 7-ruas dalam format desimal. Dengan dirancangnya alat ini diharapkan mahasiswa dapat Mengetahui proses aritmatika khususnya penjumlahan, pengurangan dan perkalian pada suatu mesin hitting (dasar perhitungan pada komputer), dapat mensimulasikan suatu unit digital yang dapat digunakan untuk menyelesaikan operasi aritmatik penjumlahan, pengurangan dan perkalian, dapat Memprogram suatu FPGA supaya dapat digunakan untuk menyelesaikan operasi aritmatik penjumlahan, pengurangan dan perkalian, dan dapat Membuat prototipe aplikasi FPGA yang berupa unit penjumlahan, pengurangan dan perkalian.