

ABSTRAKSI

FPGA (*Field Programmable Gate Array*) adalah suatu piranti yang berguna untuk merancang berbagai aplikasi dengan memanfaatkan gerbang logika dasar dan mengujinya sebelum diproduksi. Bahasa yang digunakan adalah VHDL (*VHSIC Hardware description language*); VHSIC singkatan dari *Very High Speed Integrated Circuit*. Tujuan dari skripsi ini adalah merancang suatu kalkulator sederhana sebagai alat kalkulasi yang dapat digunakan sesuai dengan kebutuhan.

Sistem kerja alat ini adalah bilangan A dan bilangan B yang merupakan masukan dari keypad eksternal yang dirancang khusus. Pilihan kalkulasi dilakukan dengan menekan salah satu tombol yang terdapat pada keypad. Operasi dalam alat ini meliputi operasi penjumlahan, pengurangan dan perkalian. Hasil dari operasi di dalam FPGA masih berupa bilangan heksadesimal. Untuk itu hasil kalkulasi akan dikodekan terlebih dahulu dan ditampilkan dalam tampilan 7-ruas dalam format desimal.

Dengan dirancangnya alat ini diharapkan mahasiswa dapat Mengetahui proses aritmatika khususnya penjumlahan, pengurangan dan perkalian pada suatu mesin hitung (dasar perhitungan pada komputer), dapat mensimulasikan suatu unit digital yang dapat digunakan untuk menyelesaikan operasi aritmatik penjumlahan, pengurangan dan perkalian, dapat Memprogram suatu FPGA supaya dapat digunakan untuk menyelesaikan operasi aritmatik penjumlahan, pengurangan dan perkalian, dan dapat Membuat prototipe aplikasi FPGA yang berupa unit penjumlahan, pengurangan dan perkalian.